# ⑫公開特許公報(A)

昭64-15947

(1) Int C1 1 H 01 L 21/82

識別記号

厅内整理番号

⑩公開 昭和64年(1989)Ⅰ月19日

7925-5F A-7514-5F

審査請求 未請求 発明の数 1 (全3頁)

**銀発明の名称** 

半導体装置

②特 頤 昭62-171980

❷出 頤 昭62(1987)7月9日

総発明者 大内

27/04

康 憲

東京都港区芝5丁目33番1号 日本電気抹式会社内

超出 願 人 日本電気株式会社

£T.

東京都港区芝5丁目33番1号

恶代 理 人 弁理士 栗田 春雄

### 明 細 審

1 発明の名称 半導体装置

#### 2 特許請求の範囲

- (1) 多数のトランジスタを有するセル領域と、これらに配額を行う配線領域とを、上下辺に沿って交互に平行に配置し、顕客の要求により前記配線領域の配線パターンのみを設計して形成ける四角形のチップからなるゲートアレイあるいはスタンダードアレイ設計方式の半導体装置にかいて、前記四角形のチップをその対角級に沿ってもつに区分し、これらもつの三角形の各部分にチップの周囲辺に平行に前記セル領域をよび配線領域を交互に配置することを特徴とする半導体装置。

### 3. 発明の詳細な説明

産業上の利用分野

本発明はダートアレイやスタンダードセルの設計方式を用いて、肌客の注文に応じて論項回路を任意に形成するLSIチップからなる半導体装置に関し、特にダートアレイやスタンダードセルのセル配置かよび電販配線に関するものである。

従来の技術

近年、各種の電子装置の多級化に対して独々の 論理回路を有する半導体装置が用いられ、少量多 品種化の傾向にある。とれに対処するために、ト ランジスタを有する基本構成(セル)を規則的に 配列した半導体装板上に、顕客の要求にあった配 観パターンを設計形成して、半導体装置を形成す ることが広く行われている。

従来、この他の半導体装置の一例は第4図だ示すように、チップの上下辺に沿ってゲートアレイヤスタンダードセルが配列されるセル領域1と、 配殻領域2とが交互に平行に配置され、周囲に入 山力端子領域4を有するものであった。そしてセ ル領域1の同一の列間かよび異った列間にある各々のセル相互間の接続配盤は、主に配設領域2内で行われ、かつとの配殻領域2にかいては、一般にセル領域1に平行するX軸とこれに直交するY軸との2つの方向の配殻パターンを別々の2層に設け、折曲げ部にスルーホールを用いて配殻するものであった。

したかって配線領域2の配線バターンの分布は、第5図に示すように両側部6で少なく中央部5に 集中する傾向があり、配線領域2の似は中央部5 の配線量に合わせて比較的に広くとる必要があり、 両側部6では配線密度が少なく有効に使用されず、 そのため七々領域が成少するという欠点があった。

また、チップ周辺にある入出力端子領域4上の 電源端子および接地端子からチップ内のセル領域 1に電源電圧を供給するための電源配線および接 地配線も、同じくセル領域1に沿って配位される ため、チップの中央部までの配線パターンの距離 が長くなり、配線に生する電圧の降下によりセル 回路の動作マージンを低下させる原因となってい

短くたる四角の現状に配置されているため、モル 領域間の配般領域における配線分布は、中心に対 して対称ナなわち一様になり平均化される。

また電源配線パターンを対角線に沿って通すと とにより、配線距離が短縮して低圧の降下が減少 し、回路の動作が安定する。

#### 尖施例

次に本発明の実施例について図前を参照して説 男士る。

本発明の一実施例を平面図で示す第1図を参照 すると、本発明の半球体袋配は、四角形のチップ を対角級で4つに区分し、この区分された4つの 各三角形部分に、内部セル領域1と配款領域2と を周囲辺に沿って平行に配便した構成、すなわち チップの最外周から中央に向って長さが順に短く なるセル領域を周囲辺に沿って四角に異状に並べ た構造になっている。また外間には入出力端子領 域4を有している。

次に本実施例の動作について第1四を用いて説 明する。 た。

発明が解決しようとする問題点

本第明の目的は、上記の欠点、すなわち平行に配置されるセル領域間の配線領域の幅を広くとらなければならず、セル領域が減少するという問題点、また電源端子および接地端子からセル領域迄の電源供給のための配線が投くなり、電圧の降下が起き易いという問題点を解決した半済体装置を提供することにある。

# 問題点を解決するための手段

本発明は上述の間別点を解決するために、四角形のチップを対角線で4つに区分し、この区分された4つの三角形部分に、内部セル領域と配線領域とを、周囲辺に前って平行に配置し全体として現状とした構成を採用するものであり、特にこのチョブ上の対角線に沿って電源配線を通す構成を採用するものである。

#### 作用

本発明は上述のように構成したので、セル領域 がチョブの最外別から中央に向って、長さが順に

セル領域1内にある個別のセル間の相互配線は、 配級領域2もセル領域1と同様に現状になってい るため、配線の均一化が図られ、配線領域2の幅 を従来よりも狭めることが可能になる。

更に、第3四に示すように、チップの上下辺に 和った三角形部分AおよびCと左右辺に沿った三 角形部分BおよびDにおいて、直交するX値およ びY軸の2個配線の層をセル領域の配置(及さの) 方向Fに合わせて上下層を逆向きに定めるととに より、同一配額度を用いてチップ内を取状に一切 するととが可能になり、X軸、Y軸折曲けのため のスルーホールの数を少なくするととが可能にな る。

次に第2図は第1図のチップに散けられる電源 かよび接地の配線の構成を示しており、電源および接地配線パターン3は入山力端子領域4の電源 端子Vおよび接地端子目に接続されて、チップの 周囲および対角線に沿って設けられている。した かって、との電弧(接地)配線パターン3からセ ル領域の各七ル海の配線が組織化され、電圧降下 が似少し、セル回路の動作を確災にすることがで きる。

なか、この対角線上の北部かよび接地配線バターン3は、一般の2個の配線層の上の第3層に並べて設けることもできるし、前述の各三角形部分の配線のX444、Y444の逆転の場合に、配線のない一対角線面に設けるなど任意の方法が実施される。 ただし中心の対角級配線の交点については、電源、接地いずれかをスルーホールを用いて他の面で接続するか、飛越し配線を行わせるなどによっ

## て実施される。 発明の効果


以上に説明したように、本発明によれば、四角形のチップを対角線で区分した4つの三角形部分に、周囲辺に沿って平行にセル領域かよび配級領域を環状に配置するととにより、配線領域の幅を狭くでき、セル密度の増加が図れるという効果がある。また電弧(接地)配線パターンを対角線に沿って設けるととにより、電源かよび接地の配線長をより短くし、セル回路の動作を確実にすると

いう効果がある。更に配線領域のX軸とY軸とを 三角形部分で交互に逆に定めることにより配線の ためのスルーホール数を少なくし、信頼性を向上 できるという効果がある。


## 4. 図面の簡単な説明


第1図は本発明の一尖施例の平面図、第2図は本発明の構成における電磁(接地)配線を示す図、 第3図は木発明のセル領域の配做方向を示す図、 第4図は従来のセル領域と配線領域とを示す図、 第5図は第4図の場合の配線分布を示す図である。 1……セル領域、2……配線領域、3…… 電原 (接地)配線パターン、4……入出力端子領域、 A,B,C,D……三角形部分、F……セル領域の

配置方向、 0 ······接地端子、 V ······ 恒源端子。



·!..: .:





CLIPPEDIMAGE= JP401015947A

PAT-NO: JP401015947A

DOCUMENT-IDENTIFIER: JP 01015947 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: January 19, 1989

INVENTOR-INFORMATION:

NAME

OUCHI, YASUNORI

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY N/A

APPL-NO: JP62171980

APPL-DATE: July 9, 1987

INT-CL (IPC): H01L021/82;H01L027/04

US-CL-CURRENT: 257/210

### ABSTRACT:

PURPOSE: To increase the cell density by annularly placing cell regions and wiring regions in the four triangular sections obtained by partitioning a quadrangular chip with the diagonal lines, along and in parallel with the perimetrical sides, thereby narrowing the width of the wiring regions.

CONSTITUTION: The device is provided with a construction in which a quadrangular chip is <u>partitioned</u> into four with the diagonal lins and internal cell regions 1 and wiring regions 2 are placed in the four respective triangular sections along and in parallel with the perimetrical sides, that is, a structure in which cell regions the lengths of which

09/05/2002, EAST Version: 1.03.0002

ζ.

sequentially become shorter from the outermost perimetry to the center are annularly arranged in a quadrangle along the perimetrical sides. The interconnections between the individual cells in the cell regions are uniformized since the wiring regions 2 are also annular as with the cell regions 1, and it is possible to narrow the width of the wiring regions 2. Then, a power supply and grounding wiring pattern 3 is connected to a power supply terminal V and a ground terminal G of an input/output terminal region 4 and provided along the perimeter of the chip and the diagonal lines. Accordingly, the wiring is shortened, the voltage drop decreases, and the operation of the cell circuit is assured.

COPYRIGHT: (C) 1989, JPO&Japio

DIEGN WANTED TONG SHALL